DesignSpark Electrical Logolinkedin
Menu 検索
フォーラムで質問

効率性と信頼性を最大限に高めるSiC MOSFETのゲートドライバ設計

シリコンカーバイドパワートランジスタを最大限に活かすには、シリコンベースの代替製品に通常適用される値よりも最大5倍の高さのスイッチング周波数と最大2倍の大きさのゲート電圧の変動が必要です。適切なゲートドライバを設計するには、過渡効果と寄生容量に細心の注意を払う必要があります。

シリコンカーバイド

シリコンカーバイドを使用したMOSFETは、従来のシリコン製のMOSFETやIGBTとほぼ同じ価格になりつつあります。その重要な利点は、低いRDS (ON)とスイッチング損失の減少、IGBTに匹敵する破壊電圧、優れた温度耐性です。これらの利点により、スイッチモード電源やインバータといった電力変換システムをより自由に設計し、エネルギー効率の向上、小型部品の指定、熱管理の簡素化などを通して、信頼性を損なわずにサイズとエンジニアリングコストを最小限に抑えることができます。

SiC MOSFET固有の利点を最大限に活かすには、ON状態とスイッチ遷移中に最適な性能が発揮されるよう、細心の注意を払ってゲートドライバを設計することが重要です。

SiCの成功がスイッチングを難しくする謎

従来のシリコンと比べてバンドギャップが大きいため、SiC MOSFETの破壊電圧は高くなっています。電子は価電子帯から伝導帯に移動するのに約3倍のエネルギーを必要とするため、最終的にSiC MOSFETは比較するシリコンデバイスの約10倍の破壊電界強度に耐えることができます。逆の視点で見ると、特定の定格電圧に対するチャンネルの厚みを大幅に減らすことが可能となり、その結果、最小RDS (ON)が下がります。

ただし、飽和状態におけるSiC MOSFETの動作はシリコンデバイスとは異なります。線形領域と飽和領域の間にはっきりした遷移はありません。シリコンMOSFETは、VGSがしきい値電圧を越えると事実上完全にオンとなり、望ましくない電流源のようなデバイスの動きを引き起こします。一方、SiC MOSFETは、一般にトランスコンダクタンス(gm)が低い代わりに、可変抵抗のような動きをします。その結果、最大許容限度のVGSmaxに向かってゲート電圧が上がるにつれ、RDS (ON)は下がり続けます。そのため、SiC MOSFETの優れたRDS(ON)を実感するには、高いターンオンゲート電圧が必要です。VGSmaxはデバイスによっては18~25Vになることがあるため、ドライバは15V~20/22Vの範囲でVGSを適用できる必要があります。

スイッチングの動作に関する限り、多数キャリアデバイスとして、SiC MOSFETには本質的にターンオフテール電流がありません。シリコンIGBTとは異なり、少数キャリア注入を利用して導電率を調節し、卓越した導電特性を実現します。その一方、少数キャリア(ホール)が再結合するため、ターンオフ時はテール電流が生じます。再結合時間は、可能な最大スイッチング周波数を制限します。また、IGBT全体の電圧が最大になっているときにテール電流が存在すると、スイッチング損失が増加します。テール電流がないSiC MOSFETは、高いエネルギー損失なく、より高いスイッチング周波数で動作できると同時に、デバイスの破壊電圧はIGBTのそれに匹敵します。実際のところ、SiCデバイスはシリコンIGBTの2~5倍高いスイッチング周波数に対応できるため[1]、より小型の受動部品を使うことができます。

SiC MOSFETのスイッチング要件は、ドライバの回路にさらに要求を突き付けます。デバイスのハードを起動し、RDS (ON)を最小限に抑えるために、ドライバでより高いVGSを生成しなければならないだけでなく、ゲート回路の静電容量をすばやく充電/放電しながら高いVGSを維持するには、高速な出力スルーレート(ナノ秒あたり数ボルト)、高い電流シンク/ソース能力が必要です。高速エッジと急速充電の動きは、設計者にオーバーシュートやリンギング、そしてMOSFETのスプリアススイッチングを引き起こす可能性がある、望ましくない大きな電圧過渡などの危険をもたらします。

ターンオン

MOSFETのターンオンに必要な約15~20VのVGSへの高速な遷移を実現するには、ドライバは高電流をソースにしてゲート静電容量を急速充電し、約10ns以内にターンオンプロセスを完了する必要があります。この電流の大部分はゲートドライバのバルクコンデンサから供給され、ドライバの内部抵抗とMOSFETゲート回路の抵抗を通過します。一部のSiC MOSFETの内部ゲート抵抗は従来のシリコンデバイスより1桁大きく、ゲート静電容量と併せて大きなRC時定数を生み出すため、デバイスをすばやくスイッチングするには高い電流が要求されます。図1は、ターンオンフェーズの電流フローを示しています[2]。

1. ゲート静電容量を急速充電するには、大きなドライバソース電流が必要。出典: ON Semiconductor TND6237/D [2]

ターンオンの配置を簡素化するには、低い最大VGS (VGSmax)のデバイスパラメータが望ましいです。これにより、デバイスをオンにするドライバ回路が比較的シンプルになり、低いRDS (ON)が実現するだけでなく、デバイスをオフに保つ必要がある場合は望まないターンオンに対するイミュニティがもたらされます。

 

ターンオフ

ターンオフでは、テール電流がないことは、ドレイン電流の減少とVDSの増加の短いオーバーラップの間しかターンオフエネルギー(Eoff)が発散されていないことを意味します。Eoffをできる限り低くするには、主にこのオーバーラップを最小限に抑えます。また、できるだけ早くMOSFETゲートから充電することが必要です。

ブーストコンバータ、バックコンバータ、フライバックコンバータのようなシングルスイッチトポロジでは、ゲートを制御してできるだけ早くデバイスをオフにすることは、比較的簡単です。負にバイアスされたVGSを適用し、わずか1~2Ωの外部ゲート抵抗を使用すると、ゲートからの急速な電荷の流れが促進され、デバイスをすばやくオフにできます。

また、加えられたゲートソース電圧は、次のターンオンサイクルまでMOSFETをオフに保ちます。SiC MOSFETのゲートしきい値電圧(VTH)は比較的低いことを考えると、ゲートドライバが負のゲート電圧を発生させるよう設計されていない場合、少量のグラウンドバウンスでもVTHを越える正バイアスのVGSが生じる可能性があります。そのため、高速なターンオフを促進するだけでなく、VGSの負バイアスは望まないターンオンに対して高いイミュニティをもたらします。

LLC、ハーフブリッジ又はフルブリッジなど、ハイサイド及びローサイドMOSFETを持つコンバータでは、ハイサイドデバイス又はローサイドデバイスをスイッチングすることで、反対のデバイス全体に過渡電流dVDS/dtを生じさせることができます。これは、すべての種類のMOSFETで一般的な効果であり、ゲート電流がデバイスの寄生容量CGDを流れることで、望ましくないターンオンが生じる可能性があります。ここでもまた、負にバイアスされたVGSが、コンバータの効率が低下するおそれがあるスプリアスターンオンから保護します。  

MOSFETの入力静電容量(Ciss)に入る電流が制限されないよう、ドライバには低出力インピーダンスが必要です。低出力インピーダンスにより、外部ゲート回路の抵抗RGを調整することで、過渡電流dVDS/dtの制御をより柔軟に設計し、望ましくないスイッチングを回避することができます。

ターンオンでは、Cissをすばやく充電するためにRGを数オームという低い値にする必要がありますが、オフになっているもう一方のMOSFETの外部ゲート抵抗と比較して過度に低いRGは、デバイスのターンオンを引き起こし、望まないスイッチング損失を招く可能性があります。片方のデバイスのRGONは、もう一方のデバイスのRGOFFより大きくする必要があります。

2. 望まないターンオンを避けるため、独立したターンオン及びターンオフゲート抵抗値を実装。出典: Infineon AN2017-04 [3]

独立したRGON回路とRGOFF回路を各MOSFETに実装できます。図2は、これを実現する方法を、InfineonのEiceDRIVER™ファミリ[3]の2種類のドライバを使って示しています。左の1EDI-Cドライバは、独立したソース/シンク出力を備えています。一方、右の回路図は、負のターンオフ電圧機能を持つ単一の出力を備えた1ED-F2ファミリのドライバを示しています。

SiC MOSFETゲートドライバ[1]の微調整に関するアプリケーションノートによると、STMicroelectronicsは、RGONをRGOFFの1.5倍以上に設定し、抵抗値をそれぞれ約4.7Ωと2.2Ωにすることを推奨しています。

その他の望ましいドライバ機能

厳密な遅延マッチング

スイッチング遷移中、ハイサイドデバイスとローサイドデバイス間の相互作用を適切に管理するには、十分なデッドタイムを確保して両デバイスが同時にONになるのを防ぐ、従来のシリコンデバイスと同じくらいSiC MOSFETにとっても危険なショートスルー電流を防ぐなど、課題が増えます。SiCコンバータのスイッチング周波数を高くすると、ごく短時間のデッドタイムが必要となります。すると今度は、厳密なマッチングを行うために、ハイサイドとローサイドのゲートドライバ間及びハイサイドとローサイドのMOSFET自体の間で伝播遅延が必要となります。この点において、伝播遅延は立ち上がり/立ち下がり時間より重要です。

ディスクリート回路を使用したドライバを設計することは可能です。適切なターンオン電圧とターンオフ電圧、及び小さなターンオン/ターンオフゲート抵抗を通してゲート回路を高速に充放電できる高いシンク電流とソース電流を適用できます。ただし、不飽和保護など、その他の望ましい機能の設計はさらに複雑です。

高速な不飽和保護

SiC MOSFETはシリコンベースのデバイスよりも、過電流の危険に対する保護が難しくなる場合があります。たとえばIGBTは、常伝導時は明確に定義された飽和領域で動作し、過電流が発生すると飽和領域から線形領域に移ります。これにはコレクタ-エミッタ電圧(Vce)が急激に上昇するという特徴があります。過電流保護が作動するため、この特徴は比較的検出が容易です。

対照的に、SiC MOSFETは線形領域で動作します。線形領域では、IDが上昇してもVDSはゆっくり変化します。そのため、過電流の状況が発生すると、VDSで測定可能な変化が生じる前にスイッチングサイクルを数回実行できます。その結果、デバイスの損傷を引き起こす場合があります。この理由から、誤トリガに対する高いイミュニティを備えた、速断型不飽和検出回路の設計は困難です。高速なスイッチング速度はターンオン遷移中のノイズを増やすため、設計はさらに複雑になります。Infineon EiceDRIVER™ 1ED-F2ファミリやON Semiconductor NCP51705など、高速不飽和検出回路を搭載したゲートドライバICは、このハードルを越えることができます。また、適切なゲート電圧、ターンオン保護メカニズム(アクティブミラークランプなど)、さらにはノイズイミュニティとデバイス保護を強化するフィルタや低電圧ロックアウトといった、その他の機能も提供します。

アクティブミラークランプ

多くの場合、パワーMOSFETの不要なdVDS/dtターンオンを避けるには、アクティブクランプが適しています。一部のゲートドライバのクランプピンは、MOSFETゲートに直接接続されています。内部的には、このピンはドライバ回路内で最も低い電位につながっているクランプスイッチに接続されます。MOSFETをターンオフする際、ゲート電圧が特定の水準(約2V)まで下がると、クランプスイッチがアクティブになり、グラウンドバウンスや過渡電流dVDS/dtが発生しても、MOSFETがオフの状態を保てるようにします。図3は、ミラークランプ回路がSTMicroelectronics STGAP1Sドライバ[3]にどのように実装されているかを示しています。

3. ターンオフ後、ゲートを低電圧に保つアクティブミラークランプ。出典: STMicroelectronics AN4671 [1]

低電圧ロックアウト

低電圧ロックアウト(UVLO)では、始動時にシステムの電源レールに通電する際、FETを保護するために、ドライバ出力を一時的に停止します。UVLOの適切なしきい値電圧は、使用するデバイスによって変わります。これに対応するため、ON Semiconductor NCP51705などのドライバでは、外部抵抗を使用してしきい値を設定できます。

最適な回路レイアウト

安定したスイッチング性能を保つには、トレースインダクタンスや抵抗といった寄生効果を最小限に抑えることも非常に重要です。ゲートドライバチップを使用すると、こうした多くの課題を回避し、できるだけMOSFETゲートの近くにドライバを配置するだけで、回路レイアウトの修正を減らすことができます。

 

まとめ

高速なスイッチング速度でSiC MOSFETを制御するには、ゲート電流を慎重に管理する必要があります。ターンオンでは最大15~20V、ターンオフでは-4~-5Vの非対称ゲート電圧(VGS)が理想的です。シングルスイッチトポロジでは0VのVGSを許容できるため、ターンオフ時に負電圧を発生させる複雑さが軽減されます。

どのような場合でも、過渡電流dVDS/dtや意図しないゲート電流によるスプリアスターンオンを回避することが、ドライバを設計する上で最も重要な側面の1つです。たとえば、デバイス選択によるMOSFETゲートソースしきい値電圧の最適化、負のターンオフ電圧の適用、ハイサイド/ローサイドのターンオン/ターンオフゲート抵抗間の関係の管理、ゲートを低電圧に保ってMOSFETを積極的にオフにするなど、さまざまなテクニックを検討できます。

SiC用途に最適化されたゲートドライバICは既に市場に出回っています。これらは、望まないターンオフを回避するさまざまな方法に対応しているだけでなく、高速な不飽和保護など、ディスクリート部品を使った設計が難しい重要な安全機能も組み込まれています。

参考文献:

[1] – STMicroelectronics AN4671。『How to fine tune your SiC MOSFET gate driver to minimize losses』

[2] – ON Semiconductor TND6237/D、2017年9月。『SiC MOSFETs: Gate Drive Optimization』

[3] – Infineon AN2017-04。『Advanced Gate Drive Options for Silicon-Carbide (SiC) MOSFETs using EiceDRIVER™』

Peter Dallimore さんはまだ自己紹介を入力されていません...

12 Mar 2019, 6:45