このチュートリアルの対象利用者:
DesignSpark PCB V11.0.0有料の「Engineer」プランでは、DSPCBは設定されたデザインルールに従い、トラックやベタ領域にステッチングビアを自動的に配置する機能があります。配置されたビアは、選択されたビアに適用された「パッドスタイル例外」を考慮します。
ステッチングビアの概要
この機能は、ある領域の多数のビア打ちを自動化したものです。
例えばGNDベタにビアを置きたくても、途中に別の電位（例えば3v3など）のベタがあると、ビアの配置はブロックされます。この場合、GNDのように同じネットの場合、ビアは穴として配置されますが、サーマルリリーフは作成されません。いずれせよ、複数レイヤーの基板で別電位のベタが重なって配置されている場合、一度ベタをClear Copperしその後「Apply Vias」を実行、そしてその後に再度Pour Copperを実行することでビアにサーマルリリーフやクリアランスが作成されます。
さらに注意すべき点として、ビアを適用する対象として選択した形状がベタ領域である場合、必ずPour Copperを行う必要があります。これは、PCB に追加されたベタ領域には、計算によって充填されるベタの境界のみが表示されるためです。また、使用するネットも自動的に定義されます。このベタ領域上のビアの周囲にサーマルリリーフを適用するには、ベタ領域をクリアし、再度流し込みを行う必要があります。ベタ領域に関する最後のポイントは、定義された領域を埋めるために複数の銅箔「トラック」で埋められ、すべてのパッド、ビア、および形状の周囲に銅箔が充填されることです。特定の「形状」はないため、「ビアを適用」オプションに「On the Shape」を使用することはできません。
「Apply Vias」の使い方
次に「Apply Vias」機能を説明します。
この機能は Menu > Utilities > Apply Vias で実行します。起動すると以下のダイアログが表示されます。
まず「Vias Placed（ビアの配置）」オプションを見てみましましょう。
トラックを選択した状態でApply Viasを起動すると、以下の２項目が選択可能になっています。
一方、Add > Copper で作成したベタの場合は、4つすべての項目が選択可能となります。なおCopper Pour areaで作成したベタの場合は形状が定義できないので「On the shape（線上）」は使用できません。
Around outside（外側）
選択した配線や領域の縁に沿って、可能な限りすべての位置にビアを配置します。これは配線やその他の部品のシールドに使用できます。特に、RF設計や放熱設計が必要な上級設計者向けに追加された機能です。ベタ層に挟まれた内層におけるトラックに適用することで、その信号をノイズなどから高度にシールドすることができます。
On the shape（線上）
トラックなどの開いた形状の線上、もしくは閉じた形状の縁に沿ってビアが配置されます。これは、電源からの配電流を安定させるために、電源層と部品、もしくは複数の電源層の間に使用されます。（ただしこれはCopper Pour areaには使用できません。）
上層と下層の電源線をビアでステッチングした例:
ベタ領域の外形線上に適用した例:
Around inside（境界線内）
閉領域の境界線に沿って内側にビアを配置します。
Fill the shape（境界内いっぱいに）
閉領域内めいっぱいにビアを配置します。
Real Application Example.実際のアプリケーションの例。
通常の設計では、各レイヤーに多くのトラックや部品が存在しますが、「Apply Vias」実行時にはそれらは回避されます。
DSPCBにデフォルトで付属するサンプルファイル「RaspPi PSU」を例に見てみましょう。ここには2つの層があり、上層と下層に大きなグランドベタが設定されています。
上層のベタ領域を選択し、「Apply Vias - Fill teh Shape」を使用すると、デザインルールに従いながらベタ領域にビアを配置することができます。
ただし、サーマルスポークは生成されません。
断熱が必要な場合は、ベタの再注入を行いましょう。
注：基本的に製造ファイル生成前には、かならずcopper pour areasへのベタ再注入操作を行うことをお薦めします。
【注意】重要な注意点
以下のように、複数の電源層や複数の電位のベタが重ねられたような設計を行う場合、注意が必要です。
まとめるとこのような状況:
Top Copper: 部分的にGND電位のベタ（赤色）
Layer 2: 部分的な3V3電位のベタ（濃い赤色）
電源層: GND層と3V3層が一つずつ
Layer 5: 3V3のベタとGNDベタが、それぞれ別々の領域に割り当てられている。
Bottom Copper: GNDベタ.
この時、やって欲しくないのは、いずれのベタも既にPour Copper済みの状態で、Top Copperのベタに対し「Apply Via - Fill the shape」することです。
この場合、レイヤー２の3V3ベタによって、ビア配置がブロックされてしまいます。
これを回避するため、Apply Viasを実行する前に、一度Clear Copperを行う必要があります。
該当するベタを全てClear Copper した後、Top Copperのベタを選択してApply Viasを実行しましょう。
こうする事で目的の領域にビアを配置する事ができました。
最後に、先ほど Clear Copperした領域にたいし、Pour Copperを再実行します。
上の画像ではビアが縦３列だけ欠けているように感じますが、これはデザインルールのビア「クリアランスルール（間隔設定）」に沿ったために出来たスペースで、DRC的に正しいものです。
各レイヤを見てみると、ベタの電位によりビア周囲に絶縁領域があるものと、サーマスポークがあるものの２種類が存在します。ビアが別の電位の層を通過する場合、デザインルールのビアのクリアランス設定の通りの絶縁が自動配置されています。以下の2つのレイヤーの違いを確認してください。
その他のオプションは以下のとおり。
Random（ランダム）：ビア間隔を基準値を中心にランダムに変化させます。これは、高周波高調波を含む回路における定在波／共振を低減するのに役立ちます。以下はトラックに適用している例です。
ベタ領域に提供している例:
Staggered は、「Fill the shape」のオプションです。
Save Settings（設定を保存） は現在の設定を保存します。次回の設計で再使用できます。
コメント