DesignSpark Electrical Logolinkedin
菜单 搜寻
提问问题

15 Jul 2014, 10:03

Zynq SoC 推出 Red Pitaya開放源碼工具

Red Pitaya從一個廉價平台開發出多種儀器的功能。

在電子行業的初期,測試和測量設備,如示波器,信號發生器等只有固定功能,並只能進行小型和死板的任務,在過去的幾十年中,製造商已經利用DSP的可編程性,提供專為特定的應用更廣泛的功能,但是,編寫這些程式,並確定其最終的功能被限制在廠家的能力。

即使有更廣泛的功能集,目前市場上大多數的儀器不具備精確的功能去滿足客戶的要求,這情況在跨學科的研究小組、世界各地的研究機構和大學更顯而易見,它們重點建設大型和複雜的系統於細小和精密的基礎上,在這種情況下,往往是必須使用能設計更精細水平的廠商所推出的工具。通常情況下,集成問題出現在涉及需要多於兩個實時反應兩的快速反饋系統。通常,工具都不足以證實達到所要求的整體集成的系統性能,封閉源代碼和DSP導向的工具阻止這種功能。

我們的工程師在儀表技術上想知道如果我們創建用戶可自定義和開放源碼的儀表,或說是可編程的信號處理平台,什麼事情將會發生。為此,我們開發了一個電路板,稱為Red Pitaya,這是由一個支持開放源碼的開發生態系統。Red Pitaya系統有可能以顯著較低的價格潛力取代許多在單個可重構器件的標準測試和測量儀器。圖1說明了Pitaya的現代化的儀器和信號處理系統具有多路模擬和數字輸入和輸出的系統架構。

title

圖1: Red Pitaya系統架構

系統架構

良好的儀表一般要求兩個卓越的領域:模擬領域,要求移動到越來越高的頻率,仍然支配了儀器的本底噪聲和測量性能。但在數位領域,由於其穩定性,抗噪性,時間不變性和執行非常複雜的處理能力,加上標準的連接,它正蓄勢待發。因此,信號處理被越來越多地從模擬世界移動到數位世界。

現代信號處理系統的基本方法是盡可能地通用模擬前端電路,並盡快在處理鏈與高速ADC的信號。在數位方面,其趨勢是處理信號,並將它們盡可能晚的發送到DACs的處理鏈,並再次將盡可能地通用模擬後端電子產品方面。用這樣的結構,處理或測量系統的所有細節都集中在數位領域,而模擬電子裝置被保持簡單和通用,這主要是數位的現代結構創造了硬件定制一個很好的機會,能在多個應用程序空間執行多項任務。可能性僅限制於由模擬前端和後端的頻寬,並且在數字域中的FPGA和CPU資源的計算資源。

Red Pitaya主要有兩種在速度方面類型的處理鏈。第一種類型是通過利用FPGA的極快速和低抖動的硬實時處理能力來實現約50-MHz頻寬的信號處理鏈,另一個則是通過CPU來實現約50kHz的頻寬,它容許運行一個硬實時操作系統。根據我們的經驗,使一個FPGA和CPU信號處理系統的基本模塊始終處於可重構儀表的組合,這種組合允許很大的自由來分割高性能的FPGA和易於編程的CPU之間的信號處理部分,尤其是,幾乎任何儀器面臨減少大量的輸入數據從原始採樣點到該儀器的輸出,例如一個範圍圖僅僅保持1000點。

測定結果的典型例子包括一個示波器的一個信號圖,頻譜分析儀的頻域圖或處理安裝在天花板上的相機的輸出的一個籃球運動員的流動坐標位置,採樣在非常高的頻率之下,這些測量輸出數據相比原儀器的輸入信號少很多。因此,這種從儀器的輸入到輸出有意義的數據減少是嵌入式儀表的數位信號處理的主要工作。

title

圖2:在FPGA和CPU之間的DSP算法分割

當信號處理系統同時可用於FPGA和CPU時,開發人員能夠自由決定DSP處理部分在FPGA或CPU上進行,它們在處理適合性上有細微差別,但兩者都可以進行數位信號處理。在一般情況下,FPGA在簡單的DSP運算上速度快,但不太適合複雜的程序操作。另一方面,CPU運算速度快慢,但是適合複雜的程序操作,CPU還在運行標準的互動界如Web服務器上面有良好的表現,儘管近年來在FPGA的開發工具有大的改善,,但與具有RTL代碼和合成的數位結構的FPGA比較,編寫運行在CPU的程序軟件在普通的情況下仍然較容易,

有自由度地將FPGA和CPU之間的DSP處理分割了還帶來了另一個優勢,在功能齊全的系統上速度也可以十分快速。推行大部分在CPU上DSP上允許開發項目的早期階段展示雛形,這適合推廣。而在後期階段,這允許的DSP的性能關鍵部分能平穩過渡到FPGA具有相同功能的最終產品,而且具有全部性能。

圖2示出FPGA和CPU之間分隔的DSP算法的一個例子。在開發過程中,這兩者之間的邊界可以變化,當DSP被分割時,部分處理數據必須在FPGA和CPU之間傳送,因此,當引入額外的處理延遲時,保持它們之間的總線速度是非常重要的。

RED PITAYA 

圖3展示了Red Pitaya的系統是基於Xilinx® Zynq®-7010所有的可編程系統芯片。Red Pitaya擁有快速雙通道,125-Msample/second信號採集和信號生成功能,它可以與基於FPGA的DSP處理進行組合,以形成硬的實時回饋循環,除了快速的信號處理,該系統包括幾個慢(〜100千赫)I / O通道,充分利用Xilinx的模擬混合信號(AMS)技術(圖4),另外還有幾個數位I / O。如果你通過快速串行菊鏈連接數個Red Pitaya模塊可進行分佈式處理,通過這種方式,你可以建立一個需要更多的投入和產出的複雜系統,它利用彼此互連的數個Red Pitaya的子系統。CPU運行Linux操作系統,並支持標準的外設,如1000BASE-T以太網,USB OTG,Micro SD記憶存儲和USB串口終端。

title

圖3: 多功能的Red Pitaya儀器平台

初始的應用包括一個雙通道,125-Msample/second示波器,頻譜分析儀,信號發生器和一個PID控制器,Red Pitaya的應用和生態系統將於2013年12月推出。開放源代碼的魅力在於鼓勵愛好者可以開發自己定義的應用程序以滿足他們的特定需求。如同每一個開放源代碼的產品,其他人將能夠使用由其他用家修改過的或新的工具或應用程式,更多應用程式將隨著時間在Red Pitaya的生態系統內推出。

title

圖4: Xilinx AMS technology (XADC) 結合 PWM-based 的輸出

BingoYeung 还没写个人简介...

15 Jul 2014, 10:03