United Statesからアクセスのようです。言語設定をEnglishに切り替えますか?
Switch to English site
Skip to main content

Artix-7 FPGA上で HDMI I/Oの動画処理システムの構築

組込み・FPGAソリューション企業のADIVO社の創業者 Adam Taylorは、自身の人気ブログシリーズMicroZed Chroniclesにて、HDMI入出力動画処理システムを投稿、その中で、Artix-7 XC7A200T FPGA を使用したエンベデッド ビジョン コンセプトの実装、ソース、手順を紹介しました。

彼は、このプロジェクト用のハードウェアプラットフォームとして、周辺機器との入出力I/Oのメリットから Digilent製のArtix-7 FPGAトレーナー ボード「Nexys Video 」 を選択しています。Taylor 氏によると、Nexys Videoは「ビデオおよびビジョン アプリケーションのプロトタイピングを目的としており、ビデオの受信、処理、および生成/出力をサポートする各種のインターフェイスを使えるように設計されているとのことです。

Taylor は以下の画像処理パイプライン アーキテクチャの概要をVHDLのRTL記述を使って説明します。監視プロセッサである MicroBlaze ソフトコア RISC は、ユーザー インターフェイスとの通信を監視し、画像処理パイプラインを構成します。 独自の画像処理関数を作成するために、Taylor は、MicroBlaze プロセッサがサポートするために必要なペリフェラルを次のようにリストします:

  • AXI UART – システムの通信と制御を可能にします
  • AXI Timer – MicroBlaze がイベントのタイミングを取れるようにする
  • MicroBlaze Debugging Module – MicroBlaze のデバッグを有効にします
  • MicroBlaze Local Memory – DLMB および ILMB (Data & Instruction Local Memory Bus) に接続

その後、Taylor は、この単純なプロジェクト アーキテクチャ用に選択されたデータ処理形式について説明します。 Vivado Design Suite とその提供される画像処理 IP ブロックのいくつかを使用して、HDMI入力から受信したデータを AXI Streaming (AXIS) 形式に変換する機能を実現しています。 この画像処理パイプラインの作成に必要なIPブロックの一覧表示も記載されています。

ビデオ処理チェーンは、イメージを DDR メモリに移動するために使用されるVDMA を中心にしています。 メモリ インターフェイス ジェネレーターを使用して、Nexys Video の SDRAM へのこの DDR インターフェイスを作成し、AXI インターコネクトを使用してアクセスできる共通のフレーム ストアを構築します。 これは、以下の図に示されています。この図は、読み取りおよび書き込みチャネルのストリーミング データからメモリ マップド データへの IP ブロック変換を示しています。

この記事は、Nexys Video 上でのHDMI信号処理をVivado で開発するサンプルで締めくくられています。 もし興味ある方や自分でも構築されたい方は、元の記事ここ をご覧ください。

 

                                                                                            

awong さんはまだ自己紹介を入力されていません...
DesignSpark Electrical Logolinkedin